

PATENT ABSTRACTS OF JAPAN

(11)Publication number :

02-247748

(43)Date of publication of application :

03.10.1990

(51)Int.Cl.

G06F 12/00

G06F 12/00

G06F 15/16

(21)Application number : 01-068815

(71)Applicant : FUJITSU LTD

(22)Date of filing : 20.03.1989

(72)Inventor : HAYASHI KATSUMI
MITANI MASAOKI
SEKINE YUTAKA
HAYASHI TOMOHIRO
SAITO KAZUHIKO
SHIMOGAI YOSHINORI


(54) DATA BASE PROCESSING SYSTEM BASED UPON MULTIPROCESSOR

(57)Abstract:

PURPOSE: To efficiently execute integrity guarantee in accordance with an access state to the resource of a data base and to improve access performance by providing a data base processing system with a data base control information storing part, an access control part and a common/local change control part.

CONSTITUTION: The common/local display part for indicating whether a resource A 22 to be accessed is an object for common processing or local processing is formed in the data base control information storing part 20 in a common memory 10. An access control part 23 in a processor module 11-1 has the control functions of the resource A 22 and a resource B 22 stored in a local memory 25. The common/local change control part 24 monitors the access state of each

resource 22, updates the common/local display part of the storage part 20 and controls a change from the common resource control to the local one or the local resource control to the common one. Consequently, the integrity guarantee can be efficiently executed in accordance with the access state to the resource of the data base, the access performance is improved and processing cost is reduced.



⑨ 日本国特許庁(JP)

⑩ 特許出願公開

⑫ 公開特許公報(A) 平2-247748

⑤ Int. Cl.³

G 06 F 12/00
15/16

識別記号

3 0 2 B
3 0 1 S
3 7 0 M

庁内整理番号

8944-5B
8944-5B
6745-5B

⑬ 公開 平成2年(1990)10月3日

審査請求 未請求 請求項の数 1 (全9頁)

⑭ 発明の名称 マルチプロセッサによるデータベース処理方式

⑯ 特 願 平1-68815

⑰ 出 願 平1(1989)3月20日

⑱ 発 明 者 林 克 己 神奈川県川崎市中原区上小田中1015番地 富士通株式会社
内

⑲ 発 明 者 三 谷 政 昭 神奈川県川崎市中原区上小田中1015番地 富士通株式会社
内

⑳ 発 明 者 関 根 裕 神奈川県川崎市中原区上小田中1015番地 富士通株式会社
内

㉑ 発 明 者 林 知 博 神奈川県川崎市中原区上小田中1015番地 富士通株式会社
内

㉒ 出 願 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

㉓ 代 理 人 弁理士 小笠原 吉義 外2名

最終頁に続く

明 細 書

1. 発明の名称

マルチプロセッサによるデータベース処理方式

2. 特許請求の範囲

それぞれローカルメモリ(25)を持つ複数のプロセッサモジュール(11-i)と、これらの各プロセッサモジュールにバス結合される共用メモリ(10)とを備えたマルチプロセッサシステムによるデータベース処理方式において、

データベースのある単位であるリソースごとに、共用処理の対象になるか局所処理の対象になるかを記憶するデータベース管理情報記憶部(20)と、

データベースに対するアクセス依頼に対し、上記データベース管理情報記憶部の設定情報に従って、アクセスのための制御を、各プロセッサモジュールにおいてシンメトリックに処理する共用処理または非シンメトリックに処理する局所処理のいずれかで行うアクセス管理部(23)と、

データベースのある単位であるリソースごとにアクセス状況を管理し、アクセス頻度が特定なプロセッサモジュールに偏在しているとき、そのリソースをその特定なプロセッサモジュールによる局所処理対象とし、アクセス頻度が特定なプロセッサモジュールに偏在していないとき、そのリソースを共用処理対象とする共用・局所変更制御部(24)とを備えたことを特徴とするマルチプロセッサによるデータベース処理方式。

3. 発明の詳細な説明

(概要)

データベースのリソース管理をローカルメモリを中心に行う局所処理と、共用メモリを中心に行う共用処理とを、アクセス状況に応じて、動的に変更するようにしたマルチプロセッサによるデータベース処理方式に関し、

データベースのリソースに対するアクセス状況に応じて、インテグリティ保証を効率的に行い、アクセス性能を向上させることを目的とし、

データベースのある単位であるリソースごとに、共用処理の対象になるか局所処理の対象になるかを記憶するデータベース管理情報記憶部と、データベース管理情報記憶部の設定情報に従って、アクセスのための制御を、各プロセッサモジュールにおいてシンメトリックに処理する共用処理または非シンメトリックに処理する局所処理のいずれかで行うアクセス管理部と、共用処理管理および局所処理管理を切り替える共用・局所変更制御部とを備えるように構成する。

(産業上の利用分野)

本発明は、データベースのリソース管理をローカルメモリを中心に行う局所処理と、共用メモリを中心に行う共用処理とを、アクセス状況に応じて、動的に変更するようにしたマルチプロセッサによるデータベース処理方式に関する。

マルチプロセッサシステムは、密結合マルチプロセッサシステムと、疎結合マルチプロセッサシステムとに大別されるが、さらにこれらを複合さ

データベースのリソース(資源)22は、通常、グラニューールと呼ばれる単位、すなわち、データベース中のあるデータ集合の単位で、アクセスが管理される。この単位は、例えばファイルレベルのこともあり、レコードレベルのこともある。

このリソース22に対するアクセスでは、アクセス競合によるデータ矛盾の発生防止や、障害発生時における復旧など、データの完全性を維持するためのインテグリティ保証を行わなければならない。

従来、第7図(イ)に示すようなシステムでは、二次記憶のデータベース実体格納部13に格納されたデータについて、各プロセッサモジュール11の担当するリソース22が、あらかじめ静的にまたは負荷状況に応じて動的に決められ、その各リソース22に対するインテグリティ保証を、各プロセッサモジュール11が、すべて局所的に行うようにしていた。

一方、第7図(ロ)に示すようなシステムでは、データベース実体格納部13から読み出したリソ

特開平2-247748(2)

せたものや、密結合と疎結合との中間的なものなど、多種多様のシステム構成が、実用化されてきている。

一方、データベース管理システムを、1つのプロセッサ上で実現するには、レスポンスにある程度の限界が生じるので、マルチプロセッサで処理することが考えられているが、データを常に正しい状態に維持するためのインテグリティ保証の処理時間が増大する傾向にある。処理性能を向上させるためには、このインテグリティ保証を効率的に行うことが必要とされる。

(従来の技術)

第7図は従来のマルチプロセッサによるデータベース処理方式の例を示す。

第7図(イ)、(ロ)において、プロセッサモジュール11は、それぞれCPUおよびローカルメモリ25を持つ処理装置である。各プロセッサモジュール11は、バス結合され、プロセッサ間通信が可能になっている。

リソース22を、各プロセッサモジュール11がアクセス可能な共用メモリ10上に置き、排他制御、バッファ制御などの処理を、システム全体で共通に行うことにより、すなわち、各プロセッサモジュール11がシンメトリックに行うことにより、共用処理としてのインテグリティ保証を実現していた。

(発明が解決しようとする課題)

従来の処理方式では、インテグリティ保証を、各プロセッサモジュール11に閉じた局所処理で行うか、システム全体に共通な共用処理で行うかのいずれかであり、あるリソース22について、局所処理で行ったり、共用処理で行ったりすることはなかった。

第7図(イ)に示すような、リソース22を局所処理で管理する方式では、あるプロセッサモジュール11が持つリソース22を、他のプロセッサモジュール11がアクセスしたい場合、プロセッサ間通信により、排他制御のためのロック依頼

特開平2-247748(3)

や、バッファアクセス依頼を、管理元のプロセッサモジュール11に対して行う。そのための通信オーバーヘッドが大きく、複数のプロセッサモジュール11からアクセスされる可能性の大きいリソース22については、処理性能が非常に悪くなるという問題があった。

また、あるリソース22についての最適配分を行う場合、人間がアクセスの統計データ等を参考にして、割り振るべきプロセッサモジュール11を決定しなければならなかったため、チューニングが難しいという問題があった。

一方、第7図(ロ)に示すような、リソース22を共用処理で管理する方式では、あるリソース22について、特定の1つのプロセッサモジュール11だけが多くアクセスする場合であっても、常に、システム全体を考慮した排他制御やバッファ制御などの管理を行う必要があるため、その処理コストが大きくなり、効率的なアクセス制御ができなくなるという問題があった。

本発明は上記問題点の解決を図り、データベ-

共用メモリ10にバス結合されている。さらに、このシステムでは、各プロセッサモジュールに、データベース実体格納部13が、1/Oバス14を介して接続され、各プロセッサモジュールから同等にアクセスできるようになっている。なお、2つのバスを1つで構成してもよい。

データベースのリソース22の管理は、データベース管理情報記憶部20に設定された管理情報に基づいて行う。データベース管理情報記憶部20は、共用メモリ10に配置されることもあり、ローカルメモリ25に配置されることもある。

本発明では、データベース管理情報記憶部20内に、アクセス対象になっているリソース22が、共用処理の対象になっているか、局所処理の対象になっているかを示す共用/局所表示部が設けられている。このデータベース管理情報記憶部20は、ローカルメモリ25内にあってもよい。

各プロセッサモジュール11-1、11-2、…は、それぞれ対称的な同じ構成となっており、アクセス管理部23と共用・局所変更制御部24

スのリソースに対するアクセス状況に応じて、インテグリティ保証を効率的に行い、アクセス性能を向上させることを目的としている。

(課題を解決するための手段)

第1図は本発明の構成例を示す。

第1図において、10は共用メモリ、11-1、11-2、…はプロセッサモジュール(PM)、12は各プロセッサモジュール11と共用メモリ10とを接続する高速バス、13はデータベース実体格納部、20はデータベース管理情報記憶部、21は排他制御情報を記憶するロック情報記憶部、22はデータベースのある単位であるリソース、23はリソース22へのアクセスを管理するアクセス管理部、24は共用・局所変更制御部、25は各プロセッサモジュールが持つローカルメモリ、26は各プロセッサモジュール内における排他制御情報を記憶する局所ロック情報記憶部を表す。

各プロセッサモジュール11-1、11-2、…は、それぞれローカルメモリ25を持ち、また、とを持つ。

アクセス管理部23は、共用メモリ10上にあるリソース22の管理機能と、ローカルメモリ25上にあるリソース22の管理機能とを備えている。

これらのリソース22に対する共用処理では、リソース22に対するインテグリティ保証の処理を、各プロセッサモジュールがシンメトリックに行う。ここで、シンメトリックとは、どのプロセッサモジュールがリソース22にアクセスしても、同様な処理シーケンスで制御が行われることを意味する。

局所処理では、リソース22に対するインテグリティ保証の処理を、そのリソース22が割り当てられた特定のプロセッサモジュールが行う。すなわち、リソース22を管理するプロセッサモジュールと、他のプロセッサモジュールとの処理は、非シンメトリックになる。

リソース22に対するアクセスの制御を、共用処理として行うか、局所処理として行うかは、デ-

特開平2-247748 (4)

データベース管理情報記憶部20の共用/局所表示部を参照して決定する。

共用・局所変更制御部24は、各リソース22ごとにアクセス状況を管理し、アクセス頻度が特定なプロセッサモジュールに偏在しているとき、そのリソース22をその特定なプロセッサモジュールによる局所処理対象とし、アクセス頻度が特定なプロセッサモジュールに偏在していないとき、そのリソースを共用処理対象とする変更制御を行う。すなわち、各リソース22のアクセス状況を監視することにより、データベース管理情報記憶部20の共用/局所表示部を更新して、共用から局所、または局所から共用へのリソース管理の変更制御を行う。

〔作用〕

第2図は本発明の作用説明図である。

本発明は、データベースのリソース管理について、ローカルメモリを中心に行う局所処理と、共用メモリを中心に行う共用処理とを、共用・局所

ことができる。

本発明では、第2図に示すように、アクセスが特定のプロセッサモジュールに偏在する場合、局所処理管理とし、偏在傾向が解消した場合、共用処理管理とするように動的に変更制御を行うので、リソースのアクセス状況に応じた最適なアクセス管理を行うことができるようになる。

〔実施例〕

第3図は本発明の一実施例によるシステム構成例、第4図は本発明の一実施例に係る処理概要説明図、第5図は本発明の一実施例で用いる管理用データ説明図、第6図は本発明の一実施例に係る共用・局所変更制御の処理の例を示す。

本発明は、例えば第3図に示すようなマルチプロセッサシステム上で実施される。第3図において、SSUは共用メモリ装置、SCAはI/Oインタフェースアダプタ、DKはディスク記憶装置、DLPはデータリンクプロセッサ、DRCは回線制御を行うドライバ・レシーバ・カードを表す。

変更制御により、アクセス状況に応じて、動的に変更するようにしたものである。

局所処理の場合、リソースに対するアクセスのための排他制御やバッファ制御を、そのリソースを管理する特定のプロセッサモジュールが行う。リソースに対するアクセスが、特定のプロセッサモジュールに偏在している場合、排他制御やバッファ制御を局所的に行うことにより、大部分のアクセス制御を高速化することが可能になる。

共用処理の場合、インテグリティ保証をシステム全体について行うので、特定のプロセッサが行う自分が管理するリソースに対する局所処理の場合に比べて、処理が遅くなることもある。しかし、アクセスが特定のプロセッサモジュールに偏在することなく、各々のプロセッサから均等にアクセスされるようなリソースについては、特定のプロセッサモジュールに対する負荷の集中を回避し、また、特定のプロセッサに対するアクセス依頼などの通信コストの増大を防ぐことが可能になり、システム全体としてのスループットを向上させる

各プロセッサモジュール11は、1台または複数台のCPUとローカルメモリ25とを持っていて、ローカルメモリ25に対しては、キャッシュメモリのような利用の仕方でのI/Oの削減が可能である。また、各プロセッサモジュール11は、バスコントローラ(図示省略)による制御のもとに、高速バス12を介して、共用メモリ装置SSUに対するアクセスを行うことができるようになっている。

バスオペレーションの高速化と障害対策のため、高速バス12やI/Oバス14などは、多重化されている。もちろん、一重でもよい。

各プロセッサモジュール11は、あるプロセッサモジュール11の処理を、他のプロセッサモジュール11が代わりに行うことができるように構成される。したがって、プロセッサモジュール11の障害時には、その障害装置をシステムから切り離して、残りのプロセッサモジュール11により、サービスを続行することができるようになっている。

特開平2-247748(5)

データベースの実体は、光ディスクや磁気ディスクなどのディスク記憶装置DKに格納され、どのプロセッサモジュール11からも、I/Oバス14およびアダプタSCAを介してアクセスできるようにになっている。

このようなシステムに類似したシステムとして、日経BP社発行の「日経エレクトロニクス」461、1988年11月28日号、P110～P115に示されているような各種のシステムが知られているが、これらに限らず、共用メモリをバス結合した種々のマルチプロセッサアーキテクチャ上で、本発明を実現することが可能である。

端末等からのデータベースへのアクセス要求の処理は、第4図に示すように行われる。

第4図(イ)は、メッセージを入力して、応用プログラムAPPを起動するまでの処理の流れ、第4図(ロ)は、データベース管理部の処理の流れを示している。以下の説明における①～⑤は、第4図に示す①～⑤に対応する。

① 任意のプロセッサモジュール11で、データ

局所処理対象となっているか、システム全体または特定のプロセッサモジュールの範囲で有効なロック管理を行う。

②～⑤ 排他制御と同様に、リソースが共用処理対象となっているか、局所処理対象となっているかにより、共用メモリとローカルメモリとを使い分けて、バッファ制御を行う。必要に応じて、二次記憶へのアクセスも行う。そして、アクセス結果を、依頼元の応用プログラムAPPに通知する。
① 以上のアクセスの処理とは別に、共用・局所変更制御部24は、各プロセッサモジュールのアクセス状況を管理・維持する。各リソースについて、共用処理対象とするか局所処理対象とするかを判定するための情報の収集も行う。

② 各リソースについて、アクセス頻度が特定のプロセッサモジュールに集中しているか否かを調べる。そして、局所処理管理をするか共用処理管理をするかを決定する。

③ 共用または局所の管理形態の変更が必要になった場合、管理情報およびリソースを、共用メモ

ベース検索要求などのメッセージの入力処理を行う。メッセージを入力する端末ごとに、その入力処理を担当するプロセッサモジュール11をあらかじめ決めておいてもよい。

④ メッセージに従って、実行すべき応用プログラムAPPがアクセスするデータベースと、各プロセッサモジュール11ごとの負荷状況に応じて、各プロセッサモジュール11の応用プログラムAPPにメッセージを振り分ける。

⑤ これにより、メッセージを振り分けられた応用プログラムAPPの実行が開始される。応用プログラムAPPは、必要に応じてデータベース操作言語によるアクセス要求を、データベース管理部に対して行う。

⑥ データベース管理部では、アクセス管理部23が、応用プログラムAPPとのインタフェースに従って、アクセス要求があったリソースに対する排他制御、すなわち、アクセス競合を避けるためのロック制御を行う。この排他制御は、アクセスするリソースが共用処理対象となっているか、

りおよびローカルメモリ間で移動し、共用・局所の変更処理を行う。共用・局所変更制御部24は、以上の処理を、所定の間隔で周期的に、または他の適当な契機で行う。

共用処理および局所処理の管理のために使用する管理用データとして、例えば第5図に示すようなデータがある。

第5図に示すスペース管理表30は、データベースを管理する空間管理情報を保持するテーブルである。本実施例では、1つのプロセッサモジュール内に複数のアドレス空間を持つことができ、各空間に共通のカーネル(核)部によって、その空間およびデータベースの管理を行うようになっている。空間異常時には、相互にバックアップ可能である。スペース管理表30は、データベース属性表31へのポインタを持つ。

データベース属性表31は、リソースごとに次のような情報を持つ。

(a) リソース名:データベースのリソースごとの共用・局所を管理する単位に付加される名前て

特開平2-247748 (6)

ある。この名前により、実際に配置されているデータベースのリソース22が識別できるようになっている。すなわち、バッファ管理情報32を介して、共用バッファまたはローカルメモリ内のバッファで管理されているデータとの対応がとれるようになっている。

(a) 共用／局所表示：対応するリソース22が、共用型で制御されているのか、局所（偏在）型で制御されているのかを示すフラグ等による表示である。この表示に従って、リソース22やその管理情報を、共用メモリに配置するか否かなどが決定される。

(b) アクセス状況ポイント：データベースアクセス状況表33をポイントする。

(c) データベース配置情報：局所型の場合に、そのインテグリティを保證するプロセッサモジュールの識別子を持つ。

データベースアクセス状況表33は、各リソースごとのアクセス状況の管理のために、各プロセッサモジュールが何回そのリソースにアクセスし

サモジュールから、アクセス状況のデータが収集されるようになっている。

局所型のインテグリティ保証によるデータベースアクセスおよび共用型のインテグリティ保証によるデータベースアクセスの処理については、分散データベース管理システム等において、それぞれ個別的に従来から知られているので、その処理内容の詳細な説明は省略する。

特に、本発明に関連する共用・局所変更制御の処理は、所定の周期で起動され、例えば第6図に示す処理①～⑥のように行われる。

① 各リソースに対して、それが共用型または局所型に固定化されているかどうかを判定する。アクセス状況によらずに、オペレータまたはシステム管理者がリソースのタイプを固定的に指定している場合には、共用・局所の変更は行わない。

② 各プロセッサモジュールでのアクセス状況を収集し、共用メモリ上にあるデータベースアクセス状況表に登録する。

たかを示す次のような情報を持つ。

(a) PM-ID：そのリソースに直接またはアクセス依頼により間接的にアクセスしたプロセッサモジュールの識別子である。

(b) 参照回数・更新回数：プロセッサモジュールごとの参照または更新のアクセス回数である。

第5図に示す管理用データの制御表は、共用メモリ内やプロセッサモジュール内のローカルメモリに配置されている。

リソースが局所型の場合、データベース属性表31、データベースアクセス状況表33は、その局所制御を行っているプロセッサモジュールのローカルメモリに存在する。

リソースが共用型の場合、データベース属性表31は、共用メモリ上にあるが、データベースアクセス状況表33は、共用メモリ上と各プロセッサモジュール内のローカルメモリ上に配置され、プロセッサモジュールは、そのプロセッサモジュールのアクセス状況だけの情報を更新している。共用メモリ上には、ある時間間隔で、各プロセッ

③ 現在、着目しているリソースが、共用型か局所型かをデータベース属性表により判定する。共用型の場合、処理④へ、局所型の場合、処理⑤へ移る。

④ アクセス状況の結果を参照し、あるプロセッサモジュールでのアクセスが、他のプロセッサモジュールでのアクセスより、極端に多いかどうかを調べる。アクセスが偏在していない場合、そのリソースに対する処理を終了する。

⑤ 局所型と判定されたリソースのインテグリティを保證するプロセッサモジュールを、そのアクセスが極端に多いプロセッサモジュールとする。

⑥ この時点でデータベースアクセス状況表をクリアして、今後、インテグリティ保証を行うプロセッサモジュールに、これらの管理情報を移す。

⑦ バッファ管理についても、局所処理管理へ移行し、データベースの最新性の管理を、局所型と判定されたプロセッサモジュールで行うよう

特開平2-247748(7)

にする。

- ④ データベースのアクセス効率をよくするため、このリソースのためのデータベースバッファを、局所処理を行うプロセッサモジュールのローカルメモリに設けたバッファに移行する。
- ⑤ 現在、局所型である場合、その局所処理を行うプロセッサモジュールでは、各プロセッサモジュールからのアクセス依頼に基づいて、それらのアクセス状況の登録を行っている。その結果を参照し、局所処理を行っているプロセッサモジュールのアクセス回数が、他のプロセッサモジュールによるアクセス回数（アクセス依頼回数）のどれかよりも少ない場合、そのリソースを共用と判定し、共用型へ移行する処理⑥～⑩を実行する。
- ⑥ この時点でデータベースアクセス状況表をクリアして、今後、インテグリティ保証を行うプロセッサモジュールのローカルメモリから、これらの管理情報を共用メモリ上へ移動する。
- ⑦ バッファ管理によるデータベースの最新性の

型のインテグリティ保証または局所型のインテグリティ保証が自動的に選択され、リソース管理の最適配置により、アクセスの高速化および通信オーバーヘッドの削減などの処理コストの低下を図ることが可能になる。

4. 図面の簡単な説明

第1図は本発明の構成例。

第2図は本発明の作用説明図。

第3図は本発明の一実施例によるシステム構成例。

第4図は本発明の一実施例に係る処理概要説明図。

第5図は本発明の一実施例で用いる管理用データ説明図。

第6図は本発明の一実施例に係る共用・局所変更制御の処理の例。

第7図は従来技術の例を示す。

図中、10は共用メモリ、11-1、11-2、…はプロセッサモジュール、12は高速バス、1

管理も、共用処理管理とする。すなわち、各プロセッサモジュールがシンメトリックにリソースを管理する。

- ⑧ このリソースのためのデータベースバッファを、共用メモリ上に移動し、他のプロセッサモジュールによる参照効率を上げる。なお、共用型のリソースでも、必ずしもすべて共用メモリ上で処理しなければならないわけではなく、例えばロックをかけたうえで、そのコピーをローカルメモリに移して処理することもできる。

上記実施例におけるリソース管理の共用から局所への移行、または局所から共用への移行の条件は、一例であり、種々の条件設定を行うことが可能であることは言うまでもない。例えば、強制的に人が決める場合、計画的にスケジュールを変える場合などもある。

(発明の効果)


以上説明したように、本発明によれば、データベース・リソースのアクセス状況に応じて、共用

3はデータベース実体格納部、14はI/Oバス、20はデータベース管理情報記憶部、21はロック情報記憶部、22はリソース、23はアクセス管理部、24は共用・局所変更制御部、25はローカルメモリ、26は局所ロック情報記憶部を表す。


特許出願人 富士通株式会社

代理人 弁理士 小笠原吉義（外2名）


特開平 2-247748 (8)





本発明の構成例
第 1 図




管理用データ説明図
第 5 図



本発明の作用説明図
第 2 図




処理概要説明図
第 4 図





システム構成例
第 3 図

特開平2-247748(9)



共用・局所変更制御の処理の例
第6図



従来技術の例
第7図

第1頁の続き

⑦発明者 斉藤 一彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
 ⑦発明者 下雅意 義徳 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内